Phân tích công suất trong công nghệ 7nm (Phần 1)

Công suất: Sụt áp IR ảnh hưởng trực tiếp đến việc cung cấp công suất cho các cell bên trong chip. Khi dây kim loại có điện trở cao, nó dẫn đến sụt áp lớn hơn, làm giảm điện áp cung cấp cho các cell. Điều này có thể gây ra lỗi chức năng, tăng tiêu thụ điện năng và giảm hiệu năng do điện áp cung cấp giảm.
Hiệu năng: Sụt áp IR có tác động đến thời gian và hiệu suất tổng thể của chip. Nếu điện áp của các cell giảm đáng kể do sụt áp IR lớn, có thể dẫn đến tốc độ chuyển mạch chậm hơn và thời gian lan truyền tín hiệu tăng, ảnh hưởng đến tần số hoạt động và thời gian đáp ứng của chip.
Diện tích: Để giảm thiểu sụt áp IR, các nhà thiết kế thường phải thêm nhiều lớp kim loại hoặc làm rộng dây, điều này có thể chiếm thêm diện tích trên chip, hạn chế không gian cho các thành phần khác.
Độ tin cậy: Sụt áp IR quá mức có thể gây ra vấn đề về độ tin cậy. Điện áp không đủ ở các cell có thể dẫn đến lỗi chức năng hoặc thậm chí hư hỏng chip vĩnh viễn, biểu hiện qua vi phạm thời gian, vấn đề về tính toàn vẹn tín hiệu, và tăng khả năng chịu nhiễu.

Thiết kế Mạng phân phối nguồn (PDN): Tối ưu hóa bố cục PDN như định vị cẩn thận các đường điện và đất, thêm tụ bù (De-Caps) ở các khu vực có mật độ cao, và triển khai cấu trúc lưới điện hiệu quả để giảm thiểu sụt áp IR.
Clock và Power gating: Tắt nguồn cho các phần hoặc phần không hoạt động của chip có thể giảm tiêu thụ điện năng và sụt áp IR.
Phân tích tính toàn vẹn tín hiệu: Thực hiện phân tích kỹ lưỡng để xác định các đường dẫn và khu vực quan trọng có dòng điện cao giúp tối ưu hóa lộ trình và giảm thiểu ảnh hưởng của sụt áp IR.
Lập kế hoạch mặt bằng theo dòng điện: Cân nhắc đến yêu cầu cấp nguồn và giảm thiểu các đoạn dây dài, hỗ trợ giảm sụt áp IR.
Phân tích và tối ưu hóa sụt áp: Xem xét các vùng có mật độ cao trong thiết kế với các cell có khả năng điều khiển mạnh. Thực hiện điều chỉnh hợp lý trong luồng PNR thông qua việc trải cell, áp dụng các vùng hạn chế cho các cell đặt gần nhau hoặc có mật độ chân cao trong khu vực đó. Bố trí khoảng cách hợp lý giữa các cell đồng hồ cũng giúp tránh các vấn đề sụt áp IR tiềm ẩn.

MIMCAP GDS
Tệp bản đồ lớp công nghệ của Apache
MIMCAP LEF

SoC (System on a Chip): Hệ thống trên một chip
IR (Internal Resistance): Điện trở nội tại
PDN (Power Distribution Network): Mạng phân phối nguồn
De-Caps (Decoupling Capacitors): Tụ bù
PNR (Place and Route): Quá trình đặt và định tuyến
PG (Power-Ground): Nguồn - Đất
MIMCAP (Metal-Insulator-Metal Capacitor): Tụ điện kim loại-cách điện-kim loại
CTM (Capacitor Top Metal): Kim loại trên của tụ điện
CBM (Capacitor Bottom Metal): Kim loại dưới của tụ điện
DEF (Design Exchange Format): Định dạng trao đổi thiết kế
LEF (Library Exchange Format): Định dạng trao đổi thư viện
GDS (Graphic Data System): Hệ thống dữ liệu đồ họa
PG Routing (Power-Ground Routing): Định tuyến nguồn - đất