Kỹ thuật Power Gating (Power Shut-Off - PSO) trong Thiết Kế Vật Lý VLSI

Bật (ON) khi mô-đun cần hoạt động, cho phép dòng điện đi qua và cung cấp năng lượng cho khối mạch.
Tắt (OFF) khi mô-đun không cần hoạt động, giúp cô lập phần mạch khỏi nguồn cung cấp, qua đó giảm thiểu dòng rò (leakage current).

Power Gating Cấp khối (Block-level Power Gating): Cấp nguồn cho các khối hoặc các mô-đun độc lập trong một thiết kế, thường được áp dụng cho các hệ thống lớn để ngắt nguồn của từng khối mạch khi không cần thiết.
Power Gating theo vùng chức năng (Functional Power Gating): Áp dụng cho các khối chức năng trong mạch, ví dụ như các đơn vị tính toán (ALU) hoặc bộ nhớ cache, khi các phần này không được sử dụng thường xuyên.
Multi-threshold CMOS (MTCMOS): Sử dụng transistor có ngưỡng điện áp khác nhau (High-Vt và Low-Vt) để giảm thiểu dòng rò, kết hợp với Power Gating giúp tối ưu hóa hiệu quả tiết kiệm điện năng.

Thời gian chuyển trạng thái (Wake-up Time): Khi một phần của mạch được bật lại, sẽ cần một khoảng thời gian để ổn định điện áp và sẵn sàng hoạt động. Điều này có thể gây trễ trong hệ thống, đặc biệt là khi mạch cần đáp ứng nhanh.
Hiện tượng Inrush Current: Lượng dòng điện lớn sẽ đột ngột tăng khi chuyển từ chế độ tắt sang bật, dẫn đến hiện tượng Inrush Current. Hiện tượng này có thể gây sụt áp đột ngột và ảnh hưởng đến hiệu suất của các phần khác của chip.
Thiết kế mạch ngủ (Sleep Transistor Design): Các sleep transistor phải được thiết kế với kích thước phù hợp để không gây ảnh hưởng đến hiệu năng và cũng không làm tăng diện tích mạch quá lớn. Kích thước của sleep transistor cần đủ lớn để cung cấp nguồn cần thiết nhưng vẫn phải đảm bảo độ rò rỉ thấp.

Lựa chọn vị trí của các switch nguồn: Các switch nguồn cần được đặt sao cho tối ưu hoá kết nối với các khối mạch và đảm bảo hiệu quả giảm dòng rò mà không ảnh hưởng đến các vùng khác.
Kết hợp với Multi-threshold CMOS (MTCMOS): Sử dụng transistor với các ngưỡng điện áp khác nhau để cải thiện hiệu quả tiết kiệm năng lượng, qua đó giảm dòng rò nhưng vẫn đảm bảo hiệu suất trong các chế độ hoạt động.
Sắp xếp bố cục và tối ưu hóa Sleep Transistor: Sleep transistor cần được sắp xếp để tối ưu hóa dòng điện và giảm thiểu Inrush Current. Đảm bảo rằng sleep transistor không bị quá tải khi toàn bộ mô-đun bật lại.
Kiểm tra và mô phỏng Power Gating: Thực hiện các mô phỏng về hiệu suất nguồn, IR Drop (sụt áp nguồn), tín hiệu timing, và Inrush Current để đảm bảo rằng các yêu cầu về nguồn điện, độ ổn định tín hiệu, và thời gian chuyển trạng thái đều đáp ứng tiêu chuẩn.

Tiết kiệm năng lượng hiệu quả: Bằng cách ngắt nguồn cho các mô-đun không cần thiết, Power Gating giúp giảm thiểu dòng rò và tiết kiệm năng lượng đáng kể.
Giảm nhiệt lượng tỏa ra: Giúp giảm nhiệt độ toàn hệ thống, giúp bảo vệ các linh kiện khỏi nguy cơ quá nhiệt.
Tăng tuổi thọ mạch tích hợp: Giảm áp lực trên các mạch điện khi không hoạt động, qua đó kéo dài tuổi thọ của mạch.

Thời gian phục hồi trạng thái chờ: Khi bật lại, mạch sẽ cần một khoảng thời gian để ổn định, gây ra độ trễ.
Inrush Current lớn: Khi bật lại, có thể xảy ra hiện tượng dòng điện đột ngột tăng lên, ảnh hưởng đến toàn hệ thống.
Chi phí diện tích mạch lớn: Cần thêm các sleep transistor và switch nguồn, làm tăng diện tích mạch và chi phí sản xuất.