Netlist – 'Bản đồ mạch điện' giúp chip đi từ ý tưởng đến thực tế

Hùng Vũ

Mon, 21 Jul 2025

Trong thiết kế vi mạch số, bạn có thể dành hàng tuần để viết RTL bằng Verilog hoặc VHDL, mô phỏng logic chi tiết, tối ưu luồng dữ liệu, viết testbench toàn diện… Nhưng tất cả chỉ là mô tả hành vi trừu tượng. Để biến bản thiết kế thành một con chip thật sự có thể chế tạo được – các mô tả ấy cần được chuyển thành một tập hợp phần tử logic cụ thể, có kết nối rõ ràng. Đó chính là vai trò của Netlist – bản đồ trung gian giữa thiết kế logic và thiết kế vật lý.

1. Netlist là gì?

Netlist (Network List) là danh sách mô tả các phần tử logic (gate, flip-flop, multiplexer, latch, buffer, v.v.) và cách chúng được kết nối với nhau thông qua các net – tức là các đường dây tín hiệu trong mạch.

Có thể hình dung:

• Verilog/VHDL là bản thiết kế cấp hành vi (behavioral/RTL level) – giống như một bản vẽ phác thảo ý tưởng.
• Netlist là bản thiết kế chi tiết, cụ thể đến từng cổng logic, đường dây, đầu vào và đầu ra – tương đương với bản vẽ kỹ thuật có thể đưa vào sản xuất.

Netlist là cầu nối giữa giai đoạn thiết kế logic và giai đoạn thiết kế vật lý (physical design). Đây là một trong những kết quả quan trọng nhất sau quá trình logic synthesis – chuyển RTL thành cấu trúc phần tử logic sử dụng thư viện tế bào chuẩn (Standard Cell Library).

2. Netlist được tạo ra như thế nào?

Quá trình synthesis sử dụng các công cụ EDA chuyên dụng như:

• Synopsys Design Compiler
• Cadence Genus
• Xilinx Vivado (cho FPGA)

Kết hợp với thư viện công nghệ của công ty chế tạo chip (Standard Cell Library), các công cụ này sẽ:

• Chuyển mô tả hành vi (Verilog/VHDL) sang cấu trúc cổng logic cụ thể
• Lựa chọn các tế bào logic (cell) phù hợp từ thư viện
• Tạo danh sách kết nối (net) giữa các cổng theo đúng logic
• Ánh xạ tín hiệu đầu vào, đầu ra theo tiêu chuẩn thiết kế

Kết quả thu được là một Gate-Level Netlist – nơi mỗi thành phần trong thiết kế là một cổng logic cụ thể như AND, OR, DFF, XOR… chứ không còn là các module trừu tượng.

3. Các loại Netlist phổ biến

Tùy vào giai đoạn thiết kế và mục tiêu sử dụng, có nhiều loại netlist khác nhau:

a. Gate-level Netlist

• Được tạo ra sau bước synthesis.
• Dùng trong thiết kế số.
• Gồm các cổng logic tiêu chuẩn và cách chúng kết nối với nhau.

b. SPICE Netlist

• Dùng trong thiết kế analog hoặc mô phỏng mạch ở mức transistor.
• Mô tả chi tiết linh kiện điện tử (MOSFET, điện trở, tụ điện...) và các thông số mô phỏng (W, L, tox…).
• Là đầu vào cho các công cụ như HSPICE, Spectre.

c. Post-layout Netlist

• Tạo ra sau bước Place & Route.
• Gồm thêm thông tin parasitic như điện trở (R), điện cảm (L), điện dung (C) sinh ra do đường dây kết nối thực tế.
• Dùng trong Static Timing Analysis, IR-drop analysis và các kiểm tra tính toàn vẹn tín hiệu (Signal Integrity).

4. Vai trò của Netlist trong quy trình thiết kế chip

Netlist là sản phẩm trung gian nhưng có vai trò cực kỳ quan trọng trong toàn bộ quy trình thiết kế:

• Functional Simulation (post-synthesis): Mô phỏng lại logic sau tổng hợp để đảm bảo không có sai lệch so với RTL.
• Static Timing Analysis (STA): Phân tích thời gian truyền tín hiệu trong mạch, đảm bảo đáp ứng yêu cầu tần số hoạt động.
• Place & Route: Dựa vào netlist để bố trí tế bào logic trên khuôn chip và định tuyến kết nối thực tế.
• Formal Equivalence Checking: So sánh logic giữa RTL và netlist để đảm bảo quá trình synthesis không làm thay đổi hành vi mạch.
• Power Analysis: Ước lượng tiêu thụ năng lượng dựa trên cấu trúc netlist và dữ liệu hoạt động.

5. Kết luận

Nếu RTL là ngôn ngữ mô tả tư duy thiết kế, thì Netlist chính là ngôn ngữ "giao tiếp" giữa các giai đoạn hiện thực hóa con chip. Nó chứa toàn bộ thông tin về phần tử logic và kết nối – là cơ sở cho mọi bước kiểm tra, tối ưu và sản xuất sau đó.

Nắm vững cách đọc, phân tích và sử dụng netlist là một kỹ năng thiết yếu đối với bất kỳ kỹ sư vi mạch nào, đặc biệt trong các vị trí như:

• Front-end design engineer
• DFT engineer
• Physical design engineer
• Timing/power/IR verification engineer

Netlist là bước chuyển giao giữa ý tưởng và hiện thực, giữa phần mềm và phần cứng. Và hành trình tạo ra một con chip hoàn chỉnh luôn đi qua bản đồ này.